1. 신호 무결성
PLL, PLL(Phase Locked Loop), CDR(Clock and Data Recovery), 8B/10B 코덱 등과 같은 트랜시버의 혼합 신호 모듈은 PLL의 VCO와 같은 아날로그 신호 및 디지털 신호로 설계되었습니다. PLL의 주파수 분배기와 같은. 칩에는 아날로그 신호와 디지털 신호가 동시에 존재하므로 전력 동기화 잡음, 접지 바운스 및 신호 혼선이 발생하기 쉽습니다. 그리고트랜시버의 더 높은 데이터 속도이는 비이상적인 전송선 효과로 인해 배선이 더 어려워질 수 있음을 의미합니다. 각 층의 구리선은 고주파 신호가 도체 표면을 스치고 신호 감쇠를 증가시키는 "표피 효과"를 생성할 수 있습니다.
2. 지터
지터는 트랜시버의 비트 오류율을 직접적으로 반영하기 때문에 트랜시버의 견고성을 측정하는 가장 중요한 매개변수입니다. 지터에 영향을 미치는 요소로는 전원 공급 장치 및 접지의 레이아웃, 교정 회로, 패키징 특성 등이 있으며, 그 중 가장 중요한 것은 PLL에서 생성되는 고속 클럭입니다. PLL은 CDR(클록 및 데이터 복구)에 중요합니다. PLL은 입력 기준 클럭에 의해 구동되므로 기준 클럭 입력은 엄격한 전기 및 지터 요구 사항을 충족해야 합니다.
3. 균등화 기술
채널에서 전송되는 데이터는 필연적으로 코드 간 간섭과 다양한 잡음의 영향을 받습니다. 고속에서는 간섭이 더 두드러집니다. 전송 간섭 및 손실을 극복하기 위해 이퀄라이저가 트랜시버 시스템에 삽입됩니다. 등화 수정 후 시스템 특성을 수정 및 보상할 수 있으며 기호 간 간섭의 영향을 줄여 채널의 무작위 변경에 적응할 수 있습니다.
4. 사전 가중치 기술
기가바이트 속도에서는 설계자가 단순히 신호를 증폭하는 것만으로는 신호 손실 문제를 해결할 수 없습니다. 이로 인해 전력 소비가 증가하고 아이 패턴 폐쇄가 발생합니다. 레이아웃에서 반사된 에너지의 강도는 근위부 불연속성을 나타냅니다. 사전 가중치 기술은 신호 변경 후 첫 번째 데이터 기호에 가중치를 부여하여 전송된 신호를 사전 왜곡하고 채널에서 임펄스 응답의 프런트 엔드 오버슈트와 백 에지 트레일링을 제거할 수 있습니다.
